Vorlesung
Dipl.-Ing. Matthias Meyer
Übung
Dipl.-Ing. (FH) Johannes Häußler
Kontakt
[Mail senden]
Angeboten im
Wintersemester
Sprache
Deutsch
Empfohlen für
5. Semester BSc5./7. Semester Dipl.
Umfang
6 LP
Prüfung
schriftlich, 120 Minuten
Gliederung (Stand 11.10.2012, Änderungen vorbehalten)
1.
Elemente und Mechanismen der Register-Transfer-Ebene
•
Hardware-Entwurfsebenen
Beispiel: Minimalprozessor
Elemente der Register-Transfer Ebene
Beispiel: Implementierung des Minimalprozessors
Mikroprogrammierung
Beispiel: mikroprogrammierter Minimalprozessor
Beispiel: mikroprogrammierter Modellprozessor (CISC)
2.
Grundkonzepte von RISC-Prozessoren
Pipelining
Merkmale von RISC-Befehlssätzen
Pipeline-Abhängigkeiten
Implementierung des IKR RISC II
3.
Speicherhierarchie
Speicherarten
Caches
Virtueller Speicher
4.
Fortgeschrittene Konzepte moderner Prozessoren
Sprungvorhersage
Befehls-Scheduling